转载自：https://download.csdn.net/download/qq_36489758/10794908

 

本站整理下载：

 

用户下载说明：

电子版仅供预览，下载后24小时内务必删除，支持正版，喜欢的请购买正版书籍：

http://product.dangdang.com/25112403.html

  

相关截图：

 

资料简介：

本书以通用计算机为线索，由浅入深地讲解了逻辑设计、数字系统设计和计算机设计。其中，第1~4章为逻辑设计，包括数字系统与信息、硬件描述语言和组合逻辑电路、组合逻辑设计以及时序电路；第5~7章为数字系统设计，包括数字硬件实现技术、测试与验证对设计成本的影响、寄存器与寄存器传输以及存储器基础；第8~12章为计算机设计，包括计算机设计基础、指令集结构、RISC与CISC中央处理器、输入输出与通道，以及存储系统。书中附有60多个主要来自现代日常生活中产品设计的真实例子和问题，可以激发读者的学习兴趣。本书强调硬件描述语言在教学中的重要性，不仅可以作为计算机科学、计算机工程、电子技术、机电一体化等专业学生学习硬件的一本绝佳教材，也可以作为弱电类工程师和计算机科学工作者的理想参考书籍。

 

资料目录：
Logic and Computer Design Fundamentals
出版者的话
译者序
前言
第1章　数字系统与信息1
1.1　信息表示2
1.1.1　数字计算机3
1.1.2　其他计算机4
1.1.3　通用计算机的进一步说明7
1.2　计算机系统设计的抽象层次8
1.3　数制10
1.3.1　二进制11
1.3.2　八进制与十六进制12
1.3.3　数字范围13
1.4　算术运算14
1.5　十进制编码17
1.6　字符编码18
1.6.1　ASCII字符编码18
1.6.2　校验位21
1.7　格雷码22
1.8　本章小结23
参考文献24
习题24
第2章　组合逻辑电路27
2.1　二值逻辑和逻辑门27
2.1.1　二值逻辑28
2.1.2　逻辑门29
2.1.3　用硬件描述语言表示逻辑门32
2.2　布尔代数33
2.2.1　布尔代数的基本恒等式34
2.2.2　代数运算36
2.2.3　反函数38
2.3　标准形式39
2.3.1　最小项和最大项39
2.3.2　积之和42
2.3.3　和之积43
2.4　两级电路的优化43
2.4.1　成本标准44
2.4.2　卡诺图结构45
2.4.3　二变量卡诺图47
2.4.4　三变量卡诺图48
2.5　卡诺图的化简50
2.5.1　质主蕴涵项50
2.5.2　非质主蕴涵项51
2.5.3　和之积优化52
2.5.4　无关最小项53
2.6　异或操作和异或门55
2.7　门的传播延迟56
2.8　硬件描述语言简介58
2.9　硬件描述语言—VHDL60
2.10　硬件描述语言—Verilog67
2.11　本章小结72
参考文献72
习题72
第3章　组合逻辑电路的设计79
3.1　开始分层设计79
3.2　工艺映射82
3.3　组合功能模块85
3.4　基本逻辑函数85
3.4.1　定值、传递和取反85
3.4.2　多位函数86
3.4.3　使能87
3.5　译码89
3.5.1　译码器和使能结合92
3.5.2　基于译码器的组合电路95
3.6　编码96
3.6.1　优先编码器96
3.6.2　编码器的扩展98
3.7　选择98
3.7.1　多路复用器98
3.7.2　基于多路复用器的组合电路105
3.8　迭代组合电路109
3.9　二进制加法器110
3.9.1　半加器110
3.9.2　全加器110
3.9.3　二进制行波进位加法器111
3.10　二进制减法112
3.10.1　补码114
3.10.2　采用补码的二进制减法115
3.11　二进制加减法器115
3.11.1　有符号的二进制数116
3.11.2　有符号二进制数的加法与减法118
3.11.3　溢出119
3.11.4　加法器的HDL模型121
3.11.5　行为描述122
3.12　其他的算术功能模块124
3.12.1　压缩125
3.12.2　递增126
3.12.3　递减127
3.12.4　常数乘法127
3.12.5　常数除法127
3.12.6　零填充与符号扩展127
3.13　本章小结128
参考文献129
习题129
第4章　时序电路138
4.1　时序电路的定义138
4.2　锁存器140
4.2.1　SR和SR锁存器140
4.2.2　D锁存器143
4.3　触发器143
4.3.1　边沿触发式触发器144
4.3.2　标准图形符号145
4.3.3　直接输入147
4.4　时序电路分析148
4.4.1　输入方程148
4.4.2　状态表148
4.4.3　状态图150
4.4.4　时序电路模拟152
4.5　时序电路设计153
4.5.1　设计步骤154
4.5.2　构建状态图和状态表154
4.5.3　状态赋值160
4.5.4　使用D触发器的设计161
4.5.5　无效状态的设计162
4.5.6　验证164
4.6　状态机图及其应用166
4.6.1　状态机图模型167
4.6.2　对输入条件的约束168
4.6.3　使用状态机图的设计应用170
4.7　时序电路的HDL描述—VHDL177
4.8　时序电路的HDL描述—Verilog184
4.9　触发器定时191
4.10　时序电路定时192
4.11　异步交互194
4.12　同步和亚稳态195
4.13　同步电路陷阱198
本章小结199
参考文献200
习题200
第5章　数字硬件实现210
5.1　设计空间210
5.1.1　集成电路210
5.1.2　CMOS电路工艺211
5.1.3　工艺参数213
5.2　可编程实现技术215
5.2.1　只读存储器216
5.2.2　可编程逻辑阵列217
5.2.3　可编程阵列逻辑器件219
5.2.4　现场可编程门阵列221
5.3　本章小结224
参考文献224
习题225
第6章　寄存器与寄存器传输227
6.1　寄存器与加载使能227
6.2　寄存器传输230
6.3　寄存器传输操作231
6.4　VHDL和Verilog中的寄存器传输233
6.5　微操作233
6.5.1　算术微操作234
6.5.2　逻辑微操作235
6.5.3　移位微操作236
6.6　对单个寄存器的微操作237
6.6.1　基于多路复用器的传输237
6.6.2　移位寄存器239
6.6.3　行波计数器242
6.6.4　同步二进制计数器244
6.6.5　其他类型计数器247
6.7　寄存器单元设计249
6.8　基于多路复用器和总线的多寄存器传输253
6.8.1　高阻态输出254
6.8.2　三态总线255
6.9　串行传输及其微操作256
6.10　寄存器传输控制259
6.11　移位寄存器和计数器的HDL描述—VHDL272
6.12　移位寄存器和计数器的HDL描述—Verilog273
6.13　微程序控制275
6.14　本章小结276
参考文献276
习题277
第7章　存储器基础283
7.1　存储器定义283
7.2　随机访问存储器283
7.2.1　读写操作284
7.2.2　定时波形285
7.2.3　存储器特征286
7.3　SRAM集成电路287
7.4　SRAM芯片阵列292
7.5　DRAM芯片294
7.5.1　DRAM单元294
7.5.2　DRAM位片296
7.6　DRAM分类29