| 失效链接处理 |
|
计算机组成原理测试练习资料 PDF 下载
本站整理下载：
相关截图：
主要内容：
1.为了缩短指令中某个地址段的位数，有效的方法是采取（C）。
A、立即寻址 B、变址寻址 C、间接寻址 D、寄存器寻址
2.某计算机字长是 16 位它的存储容量是 64KB,按字编址,它们寻址范围是（C ） 。
A．64K B．32KB C．32K D．16KB
3.某一 RAM 芯片其容量为 512*8 位,除电源和接地端外该芯片引线的最少数目是（C ） 。
A. 21 B. 17 C. 19 D.20
4.指令系统中采用不同寻址方式的目的主要是( C )。
A.实现存储程序和程序控制 B.可以直接访问外存
C.缩短指令长度，扩大寻址空间，提高编程灵活性 D.提供扩展操作码的可能并降低指
令译码难度
5.寄存器间接寻址方式中，操作数处在( B )。
A.通用寄存器 B.贮存单元 C.程序计数器 D.堆栈
6.RISC 是( A )的简称。
A.精简指令系统计算机 B.大规模集成电路
C.复杂指令计算机 D.超大规模集成电路
7．CPU 响应中断的时间是_ C _____。
A．中断源提出请求； B．取指周期结束； C．执行周期结束；D．间址周期结束。
8．常用的虚拟存储器寻址系统由____A__两级存储器组成。
A．主存－辅存；B．Cache－主存；C．Cache－辅存；D．主存—硬盘。
9．DMA 访问主存时，让 CPU 处于等待状态，等 DMA 的一批数据访问结束后，CPU 再恢
复工作，这种情况称作__A____。
A．停止 CPU 访问主存；B．周期挪用；C．DMA 与 CPU 交替访问；D．DMA。
10．浮点数的表示范围和精度取决于__C____ 。
A．阶码的位数和尾数的机器数形式；B．阶码的机器数形式和尾数的位数；
C．阶码的位数和尾数的位数； D．阶码的机器数形式和尾数的机器数形式。
11．中断向量可提供___C___。
A．被选中设备的地址； B．传送数据的起始地址；
C．中断服务程序入口地址；D．主程序的断点地址。
12．加法器采用先行进位的目的是____C__ 。
A．优化加法器的结构；B．节省器材；C．加速传递进位信号；D．增强加法器结构。
13．在独立请求方式下，若有 N 个设备，则____B__。
A．有一个总线请求信号和一个总线响应信号；B．有 N 个总线请求信号和 N 个总线响
应信号；
C．有一个总线请求信号和 N 个总线响应信号；D．有 N 个总线请求信号和一个总线响
应信号。
14．主存和 CPU 之间增加高速缓冲存储器的目的是___A___。
A．解决 CPU 和主存之间的速度匹配问题；B．扩大主存容量；
C．既扩大主存容量，又提高了存取速度；D．扩大辅存容量。
15．在计数器定时查询方式下，若计数从 0 开始，则__A____。
.
.
A．设备号小的优先级高；B．每个设备使用总线的机会相等；
C．设备号大的优先级高。D．每个设备使用总线的机会是随机的。
16．Cache 的地址映象中，若主存中的任一块均可映射到 Cache 内的任一块的位置上，称作
B 。
A．直接映象；B．全相联映象；C．组相联映象。D．段页式映射
17．直接寻址的无条件转移指令功能是将指令中的地址码送入 A______。
A．PC； B．地址寄存器；C．累加器；D．ACC。
18．响应中断请求的条件是__B____。
A．外设提出中断； B．外设工作完成和系统允许时；
C．外设工作完成和中断标记触发器为“1”时。 D．CPU 提出中断。
19．主机与设备传送数据时，采用_A_____，主机与设备是串行工作的。
A．程序查询方式；B．中断方式；C．DMA 方式；D．通道。
20．一个节拍信号的宽度是指__C____。
A．指令周期； B．机器周期； C．时钟周期； D．存储周期。
二、填空题（共 20 分，每空 1 分）
1．在 DMA 方式中，CPU 和 DMA 控制器通常采用三种方法来分时使用主
存，它们是
停止 CPU 访问主、周期挪用和 DMA 和 CPU 交替访问主存。
2．设浮点数阶码为 8 位（含 1 位阶符），尾数为 24 位（含 1 位数符），则
32 位二进制补码浮点规格化数对应的十进制真值范围是：最大正数为 2 127 (1-2
－
23 )，最小正数为 2 － 129 ，最大负数为 2 － 128 (-2 － 1 -2 － 23 )，最小负数为-2 127 。
3、虚拟存储器中常用的存储管理方式有 ____页式虚拟存储_____，_段式虚
拟存储_________，_段页式虚拟存储_________。
4．在一个有四个过程段的浮点加法器流水线中，假设四个过程段的时间分
别是 T 1 = 60ns﹑T 2 = 50ns﹑T 3 = 90ns﹑T 4 = 80ns。则加法器流水线的时钟周期至
少为 90ns 。如果采用同样的逻辑电路，但不是流水线方式，则浮点加法所
需的时间为 280ns 。
5. 系统总线按传输信息的不同分为地址总线、__数据 ____、___控制______
三大类。
6. 半导体 SRAM 靠__触发器_存储信息，半导体 DRAM 靠_电容___存储信
息。
7. 动态 RAM 的刷新方式通常有_______、________、_______集中 分散 异
步三种。
8. CPU 能直接访问 cache______ 和主存______ ，但不能直接访问磁盘和光
盘。
|
| Java1234官方群25： | 
|
| Java1234官方群25： | 838462530 |
苏公网安备 32061202001004号
